| INTEGRATED CIRCUITS TECHNOLOGY
(objectives)
AIM OF THE COURSE IS TO OFFER AN EXHAUSTIVE DESCRIPTION OF THE MOST ADVANCED MICROELECTRONIC TECHNOLOGIES (MATERIAL TREATMENT AND DEVICE REALIZATION). AFTER A BRIEF INTRODUCTION ON THE INDUSTRIAL NEED FOR INTEGRATED SEMICONDUCTOR CIRCUITS, THE COURSE WILL COVER 5 MAIN SUBJECTS: 1) MATERIALS FOR MICROELECTRONICS: IT’S AN INTRODUCTION TO THE DIFFERENT KINDS OF SEMICONDUCTORS USED IN VLSI-ULSI TECHNOLOGY, AND TO THE REQUIREMENTS THEY HAVE TO MEET DEPENDING ON THE APPLICATION; 2) GROWTH AND CHARACTERIZATION OF SILICON CRYSTALS: THIS PART DEALS WITH THE GROWTH AND CHARACTERIZATION TECHNIQUES OF SILICON CRYSTALLINE SUBSTRATES (WAFERS) USED IN MODERN PLANAR TECHNOLOGY; 3) THIN FILMS: THIS SECTION WILL COVER THE MAIN THIN FILM DEPOSITION TECHNIQUES, FROM METALS (PVD, ELECTRON-BEAM, SPUTTERING) TO DIELECTRICS (CVD, THERMAL OXIDATION), FROM III-V COMPOUNDS (MBE, MOCVD), TO MONO-, POLY- AND NANOSILICON, DIAMOND, AND OTHER RELEVANT SEMICONDUCTORS. 4) BASIC TECHNOLOGICAL PROCESSES: THIS SECTION WILL DEAL WITH SUB-MICROMETRIC PHOTOLITHOGRAPHY (VUV, IONIC AND ELECTRON-BEAM LITHOGRAPHY), DOPING (DIFFUSION, ION IMPLANTATION) AND ETCHING (DRY, WET) TECHNIQUES; 5) VLSI-ULSI TECHNOLOGY: IN THIS SECTION A COMPREHENSIVE DESCRIPTION OF BJT, CMOS, BICMOS AND PASSIVE COMPONENTS VLSI-ULSI TECHNOLOGY WILL BE MADE, SHOWING THE WHOLE FABRICATION PROCESS FROM THE CIRCUIT SCHEMATICS TO THE INDUSTRIAL REALIZATION.
|
|
Teacher
|
GIROLAMI MARCO
(syllabus)
1. MATERIALI PER LA MICROELETTRONICA
NECESSITÀ DELLA MODERNA TECNOLOGIA DEI DISPOSITIVI ELETTRONICI A SEMICONDUTTORE
CRITERI DI SELEZIONE DEI SEMICONDUTTORI NELLA REALIZZAZIONE DI UN DISPOSITIVO
SEMICONDUTTORI ELEMENTARI
FAMIGLIE III-V, IV-IV, II-VI
LEGHE TERNARIE E QUATERNARIE
BAND-GAP ENGINEERING
2. CRESCITA E CARATTERIZZAZIONE DI CRISTALLI DISILICIO
REQUISITI DI PUREZZA E DI PERFEZIONE CRISTALLINA NEL SILICIO PER ELETTRONICA
CICLO DI PURIFICAZIONE DEL SILICIO
PROCESSO CZOCHRALSKI PER LA CRESCITA DI CRISTALLI DI SILICIO
DROGAGGIO NEL FUSO: SEGREGAZIONE DELLE IMPUREZZE
CARATTERIZZAZIONE ELETTRICA DELLA RESISTENZA DI STRATO E DEI PROFILI DI DROGAGGIO
CARATTERIZZAZIONE MORFOLOGICA, STRUTTURALE E COMPOSIZIONALE DEL MATERIALE CRESCIUTO
TECNICHE MICROANALITICHE A FASCIO ELETTRONICO (SEM), IONICO (SIMS) E A RAGGI X (XRD, XPS)
3. FILM SOTTILI
INTERAZIONE GAS-SUPERFICIE: MECCANISMI BASILARI PER LA CRESCITA DI FILM SOTTILI
TECNICHE DI DEPOSIZIONE DI FILM METALLICI: PVD, ELECTRON-BEAM
EPITASSIA
CRESCITA DI MATERIALI PER DEPOSIZIONE CHIMICA DA FASE VAPORE (CVD)
CRESCITA CVD DI STRATI EPITATTICI DI SILICIO MONOCRISTALLINO
EPITASSIA DA FASCI MOLECOLARI (MBE)
CVD CON UTILIZZO DI PRECURSORI METALLORGANICI (MOCVD)
OSSIDAZIONE TERMICA DEL SILICIO
OSSIDI A BASSO E ALTO K
PLASMI FREDDI: ANALISI DELLA GLOW DISCHARGE
TECNICHE DI DEPOSIZIONE ASSISTITE DA PLASMA (PECVD, MWCVD)
SPUTTERING IN CONTINUA E A RF
4. PROCESSI TECNOLOGICI DI BASE
DIAGRAMMA DI FLUSSO DELLA REALIZZAZIONE DI UN CIRCUITO INTEGRATO: DAL WAFER AL CHIP
FOTOLITOGRAFIA OTTICA:
• PULIZIA DEI SUBSTRATI
• RESIST POSITIVI E NEGATIVI
• SPIN COATING
• ESPOSIZIONE E SVILUPPO
LITOGRAFIA UV E VUV CON LASER AD ECCIMERI
LIMITI DELLA LITOGRAFIA OTTICA
MASCHERE A SPOSTAMENTO DI FASE
REALIZZAZIONE DELLE MASCHERE: LITOGRAFIA A FASCIO ELETTRONICO
INCISIONE CHIMICA PER VIA UMIDA E SECCA.
INCISIONE ASSISTITA DA PLASMA: REACTIVE ION ETCHING (RIE)
DROGAGGIO PER DIFFUSIONE
DROGAGGIO PER IMPIANTAZIONE IONICA: ANNEALING E RAPID THERMAL PROCESSING (RTP)
5. TECNOLOGIA VLSI
COMPONENTI PASSIVI NEI CIRCUITI INTEGRATI: RESISTORI, CONDENSATORI, DIODI.
TECNOLOGIA DEL TRANSISTOR BIPOLARE (BJT):
• REALIZZAZIONE DI UN TRANSISTOR INTEGRATO BJT-NPN
• ISOLAMENTO A GIUNZIONE
• ISOLAMENTO A OSSIDO (LOCOS)
• TRANSISTOR ANALOGICI E PER COMMUTAZIONE
• TRANSISTOR PNP DI POTENZA
• REALIZZAZIONE DI UN INVERTITORE INTEGRATO BIPOLARE
• TRANSISTOR SCHOTTKY
TECNOLOGIA CMOS:
• PROCESSI PMOS E NMOS CON GATE IN POLISILICIO
• REALIZZAZIONE DI UN INVERTITORE NMOS CON CARICO A SVUOTAMENTO
• IMPIEGO DEI SILICIURI
• TECNOLOGIE CMOS P-WELL, N-WELL E TWIN-WELL
• REALIZZAZIONE DI UN INVERTITORE CMOS TWIN-WELL
• IL PROBLEMA DEL LATCH-UP: ISOLAMENTO TRENCH
• INTERCONNESSIONI A PIÙ LIVELLI
• STRATI BARRIERA E STRATI SACRIFICALI
• CRITERI E LIMITI DI SCALA
TECNOLOGIA BICMOS: REALIZZAZIONE DI UN INVERTITORE INTEGRATO
REALIZZAZIONE DI TRANSISTOR A ETEROGIUNZIONE: BIPOLARI (HBT) E AD EFFETTO DI CAMPO (HEMT)
INCAPSULAMENTO FINALE DEI DISPOSITIVI: TECNICHE DI WIRE-BONDING
(reference books)
IL MATERIALE PRESENTATO DURANTE IL CORSO, OLTRE AI LUCIDI DELLE LEZIONI FORNITI DAL DOCENTE, PUÒ ESSERE REPERITO NEI SEGUENTI TESTI DI APPROFONDIMENTO:
R.C. JAEGER “INTRODUCTION TO MICROELECTRONIC FABRICATION” (2ND EDITION) PRENTICE HALL
M. OHRING “MATERIAL SCIENCE OF THIN FILMS: DEPOSITION AND STRUCTURE” ACADEMIC PRESS
S.K. GHANDHI “VLSI FABRICATION PRINCIPLES: SI AND GAAS” (2ND EDITION) JOHN WILEY
S.M. SZE “DISPOSITIVI A SEMICONDUTTORE: COMPORTAMENTO FISICO E TECNOLOGIA” HOEPLI
|
|
Dates of beginning and end of teaching activities
|
From to |
|
Attendance
|
not mandatory
|
|
Università Roma Tre